뉴스

인공지능 (AI), 기계 학습, 고성능 컴퓨팅, 그래픽스와 네트워크 응용의 최근 빠른 성장과 넓게 퍼진 성장과 함께, 메모리에 대한 수요는 빨리 그 어느 때보다 성장하고 있습니다. 그러나, 전통적 주 기억장치 DRAM은 그와 같은 시스템 요구를 충족시키기에 더 이상 충분하지 않습니다. 다른 한편으로는, 데이타 센터에서 서버 애플리케이션은 저장에 대한 더 높은 능력 요구량을 제공합니다. 전통적으로, 메모리 서브시스템의 용량은 슬롯마다 저장 경로의 수를 증가시키고 고밀도 DRAM 듀얼 인라인 메모리 모듈 (DIMMs)를 사용함으로써 확대되었습니다. 그러나, 가장 진보적 16Gb DDR4 DRAM에도 불구하고, 시스템 메모리 능력 요구량은 (메모리 데이터베이스와 같이) 특정 어플리케이션이 부족하게 될 수 있습니다. 아직도 기억에 생생한 철저한 실리콘 (TSV)는 용량 확장과 진폭 확장을 위해 효과적 기본 기술이 되었습니다. 이것은 실리콘 웨이퍼의 전체 두께를 통한 구명을 뚫는 기술입니다. 반대로 골은 앞에서 칩의 뒤쪽까지 수천의 수직 내부연락을 형성하는 것입니다. 초창기에, TSV는 단지 실장 기술로서, 그러나 와어어 본딩 대신에 고려되었습니다. 그러나, 수년에 걸쳐, 그것은 DRAM 성능과 비중을 확대해서 꼭 필요한 도구가 되었습니다. 오늘, DRAM 산업은 2 주요 사용 사례를 있고 츠프스가 능력과 진폭 확장 한계를 넘어서기 위해 성공적으로 생산되었습니다. 그들은 3D-TSV 드램과 고대역폭 메모리 (HBM) 입니다.

와이어 본드 다이 적층과 전통적 이중 칩 패키지 (DDP) 뿐 아니라 128과 256GB 차엠에스 (2High와 4High X4 DRAM과 16Gb 기반을 둔 2 등급 차엠에스)과 같은 고밀도 메모리는 또한 3D TSV DRAM을 채택하고 있습니다. 3D TSV DRAM에서, 2 또는 4 DRAM 다이는 서로의 위에 쌓이고 단지 바텀 다이가 외부적으로 메모리 컨트롤러를 연결됩니다. 남아있는 다이는 내부로 입출력 (I/O) 로드 차단을 제공하는 많은 츠프스에 의해 서로 연결됩니다. DDP 구조와 비교해서, 이 구조는 입출력 하중을 분리함으로써 더 높은 핀 속도를 얻고, 불필요한 회로 부품 복제를 스택 칩에서 제거함으로써 소비 전력을 줄입니다.

다른 한편으로는, HBM은 SoC를 위한 높은 대역폭 요구사항과 주 기억장치의 최대 대역폭 공급 성능 사이의 대역폭 격차를 구성하기 위해 만들어졌습니다. 예를 들면, AI 응용에서, (특히 트레이닝 적용에서) 각각 SoC를 위한 대역폭 요구사항은 여러 TB / Ｓ를 초과할 수 있으며, 그것이 전통적 주 기억장치에 의해 충족될 수 없습니다. 3200Mbps DDR4 DIMM과 한 개의 주 기억장치 채널은 대역폭의 25.6GB/s를 제공할 수 있을 뿐입니다. 8개의 메모리 채널과 가장 진보적 CPU 플랫폼조차 204.8GB/s의 속도를 제공할 수 있을 뿐입니다. 다른 한편으로는, 한 개의 SoC의 주위에 있는 4 HBM2 스택은 provide> 1TB/s 대역폭 할 수있, 그것이 그들의 대역폭 격차를 메울 수 있습니다. 다른 응용 프로그램에 따르면, HBM은 홀로 저장소로서 또는 메모리의 이층의 첫번째 층으로서 사용될 수 있습니다. HBM은 일종의 패키지 내 메모리이며, 그것이 똑같은 패키지에서 실리콘 중간 회로 기판을 통하여 SoC와 통합됩니다. 이것은 그것이 전통적 오프 칩 패키지의 제한인 최대 개수의 자료 입출력 패키지 핀 한계를 극복할 수 있게 허락합니다. 실제 제품에서 배치된 HBM2는 4 또는 8 고적층 8Gb 다이로 구성되고 1024개의 데이터 핀과 각각 핀이 1.6~2.4Gbps의 속도로 운영합니다. 각각 HBM의 비중은 스택은 4 또는 8GB이고 대역폭이 204~307GB/s 입니다.

SK 하이닉스는 위치를 HBM과 고밀도 3D TSV DRAM 제품에서 이끄는 산업을 유지하는 것에 전념했습니다. 최근에, SK 하이닉스는 스택마다 최고 16GB까지 밀도와 460GB/s의 대역폭으로 HBM2에 대한 확장버젼인 HBM2E 장치의 성공적인 개발을 발표했습니다. 이것은 16Gb에 DRAM 다이 밀도를 증가시키고 1.2V 전원 전압 하에 1024 데이터 io에 핀마다 3.6Gbps의 속도를 달성함으로써 가능하게 됩니다. SK 하이닉스는 더 높은 밀도 차엠에스를 위한 그것의 고객들의 필요를 충족시켜 주기 위해 또한 128~256GB 3D TSV 차엠에스의 그것의 라인업을 확대하고 있습니다. TSV 기술은 지금 확실한 수준의 성숙에 도달했고, HBM2E와 같은 수천의 츠프스와 최신 제품을 만들 수 있습니다. 그러나 미래에 높은 조립 수율을 유지하는 동안, TSV 피치 / 지름을 감소시키면서 / 종횡비와 다이는 더욱 도전해 볼 만하게 될 것이고, 계속되고 있는 미래 장치 성능과 용량 스케일 링을 위해 비판적일 것입니다. 여전히 똑같은 전체 물리적 스택 높이를 유지하는 동안, 그와 같은 개선은 12Highs 이상 TSV 로드를 줄이고, TSV의 상대적 다이 크기 부분을 감소시키고, 스택의 수를 늘리는 것을 허락할 것입니다. TSV 제품과 기술의 연속적 혁신을 통하여, SK 하이닉스는 어떠한 메모리 기판 제조 환영받는 접촉 AKEN,akenzhang@hrxpcb.cn에 대한, SK 하이닉스 수요를 계속해서 leadership.HOREXS 그룹이 또한 계속한 기술이 만나기 위해 기술을 향상시킨 저장의 중심에 있는 그 자체를 배치하는 것에 집중할 것입니다.