문자 보내

뉴스

January 10, 2021

복잡한 시스템 탑재 칩 (SoC)는 선택을 설계합니다 : RISC-V와 soc 설계 플랫폼

박사 젠리링 팽은 zhejiang 대학교를 졸업했고, 현재 엑스인라이 기술의 행정적 총장입니다. 그는 주로 RISC-V 가공과 다른 관련 상품의 R&D와 시장 관리에 책임이 있습니다. 그녀는 처리장치 설계 관련 작업 경험의 오랜 세월을 가지고 있습니다. 그녀는 상급자 시놉시스 아크 프로세서의 R&D 매니저이곤 했고, 디아크 중국 기술 연구소와 경이로운일 무기 CPU 국무부의 R&D 매니저를 설립했습니다.

1. 무엇이 soc 설계 계획을 만들 때 고려할 주 요인입니까

CPU IP 납품으로서, 우리는 다른 고객들로부터 soc 설계 계획을 할 때 그들이 주로 다음과 같은 주 요인을 고려하 것을 관찰했습니다 :

●Product 정의와 키 기술적 인디케이터 : 일반적 고객들이 목표로 지정된 대상 시장과 응용 시나리오를 가져서 이른 제품 정의는 상대적으로 명백합니다, CPU와 같이 성능 (주파수, DMIPS/CoreMark와 다른 기초적 시험 점수)이 분명한 범위 요구와 요구된 다른 주변적 IP의 목록과 주파수, 지역과 전체적인 칩의 소비 전력일 것입니다.

●Hardware 특성과 전체적인 구조 : 일단 제품 정의가 결정되면, 다음 단계는 소프트웨어와 하드웨어 기능을 나누는 것이라고 하드웨어 모듈 특성과 전체적 SoC 건축 (메인 버스 구조가) 결정합니다. 버스 구조물, 마스터 / 노예의 수와 접합부, 저장 구조와 키 아이피 모듈의 특정 특징을 포함하여 특수 응용과 알고리즘 평가를 통한 전체 SoC 건축을 결정하세요. 한 예로 CPU를 잡고 당신을 하고 DSP와 FPU와 같은 처리부를 필요로 합니다 ; 저장 구조 (이캐시 / 중복제거캐시, 온칩 교육이 팽팽하게 SRAM을 연결했습니다, 온 칩 데이터가 팽팽하게 SRAM을 연결했습니다)과 용량과 필요한 시스템 버스 구조물.

●Software 자연 환경과 사용자 습관 : 소프트웨어 자연 환경과 사용자 습관은 보이지 않고 감지할 수 없지만, 그러나 그들이 soc 설계에 필수적입니다. 소프트웨어 개발 환경 (IDE, SDK, 기타 등등), 기본 도구 체인 (컴파일러, 디버거, 기타 등등), 운영체계 지지... 이것들은 모두 칩 터미널 고객들의 소프트웨어 발전의 효율성과 습관과 관련됩니다.

시간과 인력과 자본비의 ●Comprehensive 비용효율성 : 높은 비용효율성은 상업적 소비자들의 성공을 위한 필수 요건입니다. 모두는 최단 시간에 그리고 최소량의 인력으로 SoC 소프트웨어와 하드웨어의 디자인과 확인을 완료하기를 희망합니다. 물론, 또한 비용을 패키징하고 시험하는 IP 비용, 차후 테이프아웃이 가장 합리적인 가격이기를 그들은 희망합니다.

물론, 이러한 요인의 우선 또는 무게는 각각 고객에 대해 다를 것입니다. 그것의 확립 2년 전에 이후, 엑스인라이 기술은 중국에서 RISC-V의 착륙을 목격했습니다. 처음에, 신흥 RISC-V를 위해, 대부분의 soc 설계 회사는 소프트웨어 자연 환경과 사용자 습관 때문에 관망세를 가졌습니다. RISC-V의 전체 소프트웨어와 하드웨어 생태계의 정력적 개발과 함께, 지금 우리는 점점 더 많은 고객들이 비용효율성, 차별화된 제품 정의와 탄력적 확장성의 우위 때문에 RISC-V를 선택하기 시작하는 것을 봅니다.

2. 무엇이 프로세서 코어 IP을 선택할 때 현재 주류 SoC를 기반으로 한 주요 표준입니까? 차별화된 디자인을 달성하는 방법?

하드웨어 지표, 소프트웨어 지표, 안정과 물가와 같은 soc 설계 동안 프로세서 IP 중에서 선정에 대한 어떤 통일 표준이 사실상 있습니다.

하드웨어 지표는 주로 다음을 포함합니다 :

●Under 특정 공 정, 주파수, 지역, 소비 전력이 요구를 매개변수화하고 전형적 CPU가 시험 점수 (DMIPS, 코레마크, 등을.) 벤치마크로 테스트합니다 ;

RISC-V 32 비트 또는 RISC-V 64 비트 명령어 세트, DSP, 한 개이고 배정밀도 FPU, 기타 등등과 같은 ●Different 명령어 세트 조합 ;

●Storage 유니트 구조와 크기 ;

●The 수와 우선의 중단합니다, 대응 속도, 기타 등등 ;

●Supported 버스 인터페이스 종류와 클럭 주파수 비율, 기타 등등.

소프트웨어 지표는 주로 다음을 포함합니다 :

●Perfect 소프트웨어 개발 환경과 개발 플랫폼 (IDE, SDK, 등.) ;

●Mature와 안정적 툴 체인 (컴파일러, 경쟁자, 디버거, 기타 등등.) ;

●Standard 소프트웨어 인터페이스와 부유한 알고리즘 소프트웨어 라이브러리, 기타 등등 ;

● 우호적 써드파티 소프트웨어는 ((제거, IAR, 라우터바크, 등을.) 지원합니다 ;

●Mainstream 운영체계 지지 (RTOS, 리눅스, 기타 등등).

안정은 주로 CPU IP이 완전히 검증될 필요가 있기 때문이고 그것이 다른 과정과 시험 플랫폼 위의 충분한 견고성을 가지고 있어야 합니다. 가격은 주로 인증 요금과 차후 지원과 유지비용을 포함합니다.

고객들에게 경쟁적이고 차별화된 디자인을 제공하는 방법? 이것은 항상 엑스인라이 기술이 탐구하고 열심히 일하고 있는 방향이었습니다. 요즈음, 우리는 주로 다음과 같은 양상을 고려합니다 :

1) 대단히 구성 가능 프로세서 IP

모든 핵심 RISC-V CPU IP은 구성 가능 옵션의 자원을 포함합니다. 고객들은 수와 같은 추가 자원을 낭비하지 않고 성능요건을 충족시키기 위해 그래픽 인터페이스를 통하여 그들의 요구 파라미터를 구성할 수 있고의 중단하고 우선, ICache/DCache 크기가 당신을 하고 온칩 교육과 정보 SRAM, 번식 사이클, 등의 수를 필요로 합니다. 그리고 나서 필요 코드를 생성하세요.

2) RISC-V 명령어 세트 (사용자 정의 교육)의 확장성

RISC-V 지시 세트정의에서, 암호화 우주의 부분은 사용자 정의 지시에 대하여 준비되었고 핵심 기술이 니스 (복수개의 핵 지시 공동 유닛 확대) 확장 솔루션을 제공합니다. 고객은 하드웨어 가속을 요구하는 알고리즘을 분석하고, 특정 필드에서 앱에 따라 상응하는 교육을 규정합니다. RISC-V 프로세서 마이크로 커널의 핵심을 기반으로, 훌륭한 인터페이스는 특정 필드를 위해 가속 단위를 실현하기 위해 보유됩니다. 가속 단위는 저장과 다른 자원을 가공 마이크로 커널과 공유할 수 있으며, 그것이 매우 에너지 효율비를 향상시킬 수 있고, 또한 고객들이 빠르게 특정 필드를 위한 차별화된 건축과 제품을 개발할 수 있도록 도와 줄 수 있습니다.

3) 소구분을 위한 하드웨어 가속 모듈

어떤 소구분에서 soc 설계를 위해, 시나 기술은 또한 프로세서 물리적 보안 개선 모듈, 듀얼 코어 고정방식, 벡터 모듈, NPU 모듈, 등과 같은 다른 탄력적 하드웨어 가속 솔루션을 제공합니다.

3. 신기술과 SoC 설계 영역의 적용 경향이 유의할 가치가 있는 것?

5G와 아이엇 시대의 출현과 함께, 점점 더 많은 응용 시나리오는 태어나고 또한 빠른 제품 반복에 대한 새로운 기준을 제시하는 적용과 소프트웨어 규정 칩 soc 설계의 동향이 또한 있습니다. 이것은 soc 설계가 다음을 필요로 하는 것을 의미합니다

●Solve 효과적으로 더 많은 특별한 실용적 시나리오의 문제

●Faster 시장 반응 속도

●With 특징 차별화와 비용 이익

나는 현재 soc 설계가 주로 다음과 같은 주요 동향을 가지고 있다고 생각합니다 :

●DSA (도메인 특정 아키텍처 또는 도메인 특성 가속기), 전용 애플리케이션을 위한 보조처리기 가속기

DSA의 목표는 시장에 그것이 더 차별화와 안전과 soc 설계의 적시성을 만날 수 있도록 컴퓨팅의 에너지 효율비를 향상시키세요 것입니다. 이 목적을 이루는 방법? 핵심 개념 중 하나는 기술적 업계를 전문으로 하고 있습니다. 하드웨어 분야에서, 전용 하드웨어는 특정 필드의 필요를 충족시켜 주는데 사용됩니다. 그러나 이것은 일반적 ASIC 하드웨어와 다릅니다. DSA는 분야의 필요를 충족시켜 주고 단일 문제보다 오히려 일종의 문제를 해결할 필요가 있고 따라서 그것이 유연성과 전문성의 균형을 달성할 수 있습니다. 프로세서 분야에 관한 한, DSA는 도메인 특별한 가속기로 해석될 수 있습니다 즉, 일반적 처리를 기반으로, 특정 분야를 위한 가속기가 이 분야의 문제를 해결하는 효율성을 향상시키기 위해 확대됩니다.

●Full-stack SoC 설계 플랫폼

풀 스택 soc 설계 플랫폼은 매우 전통적 SoC 설계 주기와 설계 비용을 감소시킬 수 있습니다. 일반적으로 soc 설계에 요구된 기초적 공통 IP, SoC 건축, 시금석, 운영 체제, 소프트웨어 드라이버, 알고리즘 도서관, 개발 도구와 다른 모듈을 포함하여 1회 정지 SoC 플랫폼은 SoC 소프트웨어와 하드웨어 설계에게 종합 솔루션을 제공할 수 있습니다. 기술이 보통이 아닌 기초가 되는 것으로 풀 스택 IP 솔루션을 시작하게 하는 현재, 보통이 아니 의 MCU, 아이엇과 다른 어플리케이션 필드를 위한 RISC-V 프로세서, 보통이 아니 포함하는 사전 통합 전체적 SoC 템플릿을 포함하여 의 기초적 IP 도서관, 통합된 IP 인터페이스와 버스 구조물, 기타 등등), 소프트웨어와 하드웨어 드라이버, NMSIS 알고리즘 도서관, 완전히 이식된 운영 체제 예와 코릴레이의 자신의 IDE / SDK와 다른 개발 환경. 고객들이 soc 설계에서 주문 특화를 보증하고, 자원을 낭비하지 않고, 고객들이 연구 개발 투자를 감소시킬 수 있도록 도와 주고 R&D 효율성과 품질을 향상시키게 합시다.

●chiplet 뉴 아이피 멀티 플렉싱 모드

포스트-무어의 법칙 시대에서, 칩 집적은 높게 그리고 높게 도착하고 있고 soc 설계가 점점 더 복잡하게 되고 있습니다. 전체 칩 soc 설계 주기와 전체 개발 비용을 감소시키기 위해, 칩렛 모드는 인기있는 경향이 되었습니다. 칩렛은 실제로 분명한 기능과 다이입니다. 칩렛 모델을 기반으로 처음으로 구현될 필요가 있는 복소 함수를 분해하고 다른 프로세스 노드와 다른 물질과 다양한 기능과 현존하는 다이를 개발하거나 재사용하고, 마침내 SiP (시스템 인 패키지) 실장 기술을 통하여 완전한 칩을 형성하세요 . 그래서 칩렛은 칩 다이의 모양으로 제공된 뉴 아이피 멀티 플렉싱 모드입니다.

디지털 회로와 아날로그의 정렬 불량 또는 프로세스 노드 위의 인터페이스 회로의 문제를 해결하는 것뿐만 아니라, 칩렛은 또한 soc 설계의 더 큰 유연성을 제공할 수 있습니다. 예를 들면, 약간의 soc 설계는 다른 시나리오에서 인터페이스 또는 아날로그 채널의 숫자에 대한 다른 요구조건을 가지고 있습니다. 만약 그들이 다이에 통합된 모두이면, 그들이 유연성이 결핍되고 최적의 성능, 기능과 분야를 달성하기가 어렵습니다 (또한 PPA로 알려지 ). . 칩렛은 더 디지털과 아날로그를 통하여 시나리오에서 유연성의 문제를 해결합니다. 물론, 칩렛은 또한 인터페이스 표준화와 같은 많은 시도를 직면하고 인터페이스 사이의 거대한 데이터량이 죽는 것과 죽는 것 사이에서 상호 접속에 의해 초래되는 것으로 소비를 고전력을 야기시킵니다. 그리고 다른 문제.

4. 도전이 성능, 소비 전력과 크기의 관점에서 현재 soc 설계 표면을 하는 것? 솔루션이 무엇입니까?

moore의 법칙의 감속과 함께, 진보 기술 (28nm->22nm->14nm->7nm->5nm)의 비용은 계속 상승합니다, 더 이상 프로세스 노드가 성능, 기능과 영역 크기 요구를 충족시키기 위해 수축하기를 soc 설계가 희망할 수 있을 뿐입니다 .

soc 설계에서, 성능, 기능과 분야는 종종 동시에 충족하지 않고 우리가 완전한 타협을 달성하려고 할 수 있을 뿐입니다. 클럭 게이팅과 전력 게이팅과 다수 파워 도메인과 같은 예를 들면, 저전력 기술은 영향 받은 수행 능력 없이 사용되지만, 그러나 비용이 지역이 더 크게 있을 것이라는 것입니다. 그러므로, PPA 타협 전략은 일관성 있는 표준 그러나 실제 적용을 기반으로 하는 구체 분석을 가지고 있지 않습니다.

그러므로, soc 설계가 단지 요구가 있는 즉시 설계될 수 있고 PPA의 과제가 적절할 때 더 해결될 수 있다고 나는 생각합니다. 물론, 이 주문 디자인은 주로 위쪽에 언급된 IP 재사용 지지점에 반영됩니다 :

●Highly 쉽게 잘 믿는 다중화 IP-다른 IP 매개 변수는 유연하게 회의 성능의 전제 하에 와스팅 지역과 소비 전력 없이, PPA 요구에 따라 구성될 수 있습니다 ;

●Full-stack SOC은 PPA 요구에 플랫폼-어코드링을 설계합니다, 당신이 유연하게 필요한 아이피 모듈을 선택할 수 있고, IP 상호 접속의 지역과 소비 전력을 감소시키기 위해 통합된 IP 인터페이스를 사용합니다 ; 소프트웨어와 하드웨어에게 종합 솔루션을 제공하고, 더욱 소프트웨어와 하드웨어 조정 디자인을 강화하시오 그러면 기능은 부문 합리적이고 하드웨어 설계 복잡도, 등을 감소시킵니다.

5. 사물인터넷에서 soc 설계에 대한 요구와 에지 컴퓨팅 분야와 이동 컴퓨팅 / 퍼스널 컴퓨터 사이의 차이가 무엇입니까? 옳은 프로세서 코어를 선택하는 방법?

퍼스널 컴퓨터에서 이동 컴퓨팅 (휴대전화)까지, (프로세서 개발을 포함하여) 칩 soc 설계는 주로 단일 애플리케이션과 핵심 제품에 의해 가동됩니다. 요즈음 5G로 아이엇과 에지 컴퓨팅과 다른 응용 시나리오 블루밍과 거기는 어떤 명백한 산업 기준과 시방서가 없고, 응용 시나리오가 더 다양화되고, 수요가 더 분할되고, 한 개의 제품 수요가 적당하며,와 혁신 반복이 더 빨리 됩니다. 더 빠른 시장 반응에 대한 필요가 또한 있습니다. 그러므로, 칩 soc 설계의 특화는 경향이 되었습니다. 프로세서의 SoC의 전체 뇌 제어가 전통적 PPA 하드웨어 지표, 완전한 기본 소프트웨어 툴 체인과 자연 환경뿐만 아니라 차별화와 다양화를 만나도록 프로세서의 유연성과 확장성에 더 중요할 때. 디자인과 기술적 장애물의 확립.

팔은 이러한 떠오르는 분야에서 절대적 생태학적 장점을 가지지 않습니다. 그러므로, 열리고, 간편성, 저 전력 소모, 모듈성과 확장성과 같은 기술적인 장점을 가지는 RISC-V는 아이엇의 분야에서 유망하고 특화를 요구하는 에지 컴퓨팅과 시나리오일 것입니다.

기술적 유연성 뿐 아니라 RISC-V는 또한 중요한 비용 이익을 아이엇, 에지 컴퓨팅과 다른 분야에 가져올 수 있습니다. 그것의 보고서에서 지시되는 세미코 연구, 국제 시장 분석 조직은 "RISC-V 시장 분석에 제목을 붙였습니다 : 2025년까지, 시장이 총 624억 RISC-V CPU 코어를 소비할 것이고 중국이 세계 최대 시장 공간을 가지고 있을 것이라는 것이 예상된 신흥 시장 ".

연락처 세부 사항