뉴스

시스템-인-패키지 (SIP)는 부품의 다른 유형이 시스템 통합된 패키지를 형성하기 위한 다양한 기술을 통하여 똑같은 패키지에 혼합되는 것을 의미합니다. 이 정의는 진화하고 점진적으로 형성되었습니다. 시작에, 부동태 부품은 단일 칩 패키지에 추가되 (이번에 있는 패키지가 대부분 QFP, SOP, 기타 등등입니다)과 그리고 나서 다중 칩, 스택 칩과 수동 소자가 단일 패키지에 추가되고 마침내 체계 (현재, 패키지 형상이 대부분 BGA, CSP, 기타 등등입니다) 패키지 형상으로 확대되었습니다. SIP은 MCP의 추가적 개발의 제품입니다. 그 둘 사이의 차이는 칩의 다른 유형이 SIP에서 옮겨질 수 있고 신호가 시스템의 규모 위의 분명한 기능을 가지고 있기 위해, 칩 사이에 접근되고 교환된다는 것입니다 ; 주요 것이 MCP와 같은 유형의 다중 칩이 일반적으로 인 스택과 칩 사이에 신호를 접근하고 교환할 수 없는 메모리에 있습니다. 대체로, 그것은 다중 칩 메모리입니다. 그곳의 2SIP 패키지 개관은 보통 2 기능을 실현하기 위한 방법의 전자적 전체 기계 시스템의 입니다 : 1는 SOC이라고 불리는 시스템 탑재 칩입니다 즉, 전자적 전체 기계 시스템의 기능이 단일 칩에 실현됩니다 ; 다른 것 SIP이라고 불리는 시스템-인-패키지입니다 즉, 전체 시스템의 기능이 패키징을 통해 실현됩니다. 학구적으로 말해서, 이것들은 모놀리식 집적 회로와 혼성 집적 회로와 같이, 두 기술적 루트이고, 각각이 그것의 자신의 이득을 가지고, 각각이 그것의 자신의 애플리케이션 시장을 가지고 있고, 양쪽이 기술과 적용에 보완적입니다. 제품 관점으로부터, SIP이 주로 짧은 적용 주기와 소비자 제품을 위해 사용되는 반면에, SOC이 주로 긴 적용 주기와 고성능 제품을 위해 사용되어야 합니다. SIP은 통합을 이루기 위해 시모스 회로, 비소화 갈륨 회로, 규소 저매늄 회로 또는 광 전자 장치, MEMS 디바이스와 같은 다양한 집적 회로와 축전기와 인덕터들과 같은 다양한 부동태 부품을 패키지로 통합시키기 위해 성숙한 조립과 상호연결 기술을 사용합니다. 기계 시스템의 기능. 주요 장점은 다음을 포함합니다 : 현존하는 상용 부품, 제조 비용의 사용은 낮습니다 ; 시장에 진입하기 위한 제품을 위한 기간은 짧습니다 ; 설계와 과정에 상관없이, 더 큰 유연성이 있습니다 ; 회로와 성분의 다른 유형의 통합은 상대적으로 구현하기 쉽습니다 . 1 SIP 전형적 구조 시스템-인-패키지 (SIP) 기술이 현재에 1990년대 초반 제안되었을 것으로 판단합니다. 10이지 개발 보다 더 후, 그것은 넓게 학계와 산업에 의해 받아들여졌고, 기술 응용의 전자 기술 연구와 주요 방향의 분쟁지역 중 하나가 되었습니다. 처음으로, 그것이 미래에 전자 기술의 개발을 위한 주요 방향 중 하나를 대표한다고 여겨집니다. 3SIP 캡슐화의 유형은 현재 산업에서 SIP의 설계 사양과 구조와 구별됩니다. SIP은 3가지 범주로 분할될 수 있습니다. 3.12 DSIP 패키지는 똑같은 패키지 기판에 하나씩 배열된 칩의 2차원적 패키지입니다. 3.2 패키지의 스택 SIP 이런 유형은 패키징을 위해 함께 2 또는 더 많은 칩을 쌓아 올리기 위해 물리적 방법을 이용합니다. 패키지의 3.33DSIP 이런 유형은 2D 패키지를 기반으로 합니다. 다수 베어 칩, 패키지형 칩, 다중 칩 성분과 균일한 웨이퍼는 3차원적 패키지를 형성하기 위해 쌓이고 서로 연결됩니다. 이 구조는 또한 육체미 있는 3D 패키지로 불립니다. 4SIP 패키징 공정 SIP 패키징 공정이 다음 칩과 기판의 접속 방식에따르면 두 유형으로 분할될 수 있습니다 와어어 본딩 패키징과 플립-칩 접합. 4.1 와어어 본딩 패키징 공정의 주요 플로우가 다음과 같이인 와어어 본딩 패키징 공정 : 솔더 볼 리플로우가 표면 마킹 분리 최종점검 테스트 패키징을 납땜질하면서 패키지를 쏘는 액체 봉합제를 청소하는 플라스마를 계약하는 칩 본딩 와이어를 분할하는 웨이퍼 웨이퍼 씨닝 웨이퍼 . 4.1.1 웨이퍼 씨닝 웨이퍼 씨닝은 웨이퍼를 얇게 하기 위한 웨이퍼의 뒤쪽에서 패키징에 적합한 정도까지 갈린 기계적이거나 금속 화학 사용을 (CMP) 언급합니다. 웨이퍼의 크기가 점점 더 크게 된 것처럼, 처리 동안 웨이퍼의 의학적 장점을 증가시키고 변형과 침입을 방지하기 위해, 그것의 두께는 증가했습니다. 그러나, 시스템이 라이터를 향하여 개발한 것처럼, 희석제와 모듈의 더 짧은, 두께는 칩이 패키징되는 후에 더 가늘게 됩니다. 그러므로, 웨이퍼의 두께는 칩 어셈블리를 위한 요구조건을 충족시키기 위해 패키징하기 전에 허용 가능한 레벨로 감소하여야 합니다. 4.1.2 웨이퍼 뒤에 있는 절단 작업은 얇아집니다, 그것이 분할될 수 있습니다. 더 오래된 다이싱 장비는 손으로 운영되고 지금 일반적 다이싱 장비가 완전히 자동화됩니다. 그것이 선을 긋 가장자리가 깔끔하고 소수의 칩과 결함이 있기 때문에, 그것이 부분적으로 실리콘 웨이퍼를 선을 긋 또는 완전히 나누는지, 절단 블레이드는 현재 사용됩니다. 4.1.3 칩 본딩 절단 칩이 프레임의 중간 패드에 설치되어야 합니다. 패드의 사이즈는 칩의 사이즈를 일치시켜야 합니다. 만약 발사대의 크기가 너무 크면, 리드 스팬이 너무 클 것입니다. 트랜스퍼 몰드 방법 동안, 리드는 구부러질 것이고 칩이 유동에 의해 발생된 스트레스로 인해 만곡될 것입니다.

가는 FR4 PCB가 넓게 인 HOREXS의 제품은 SIP PCB 보드를 위해 사용됩니다.모두는 첨단 기술 능력과 0.1-0.4mm FR4 PCB, 미래 제품 수요하고 인사한다는 것 입니다.