뉴스

현재 8 층 패키지로서 동일 두께를 유지하는 동안, 기술은 60,000 TSV 홀 이상을 사용하여 12 DRAM 칩의 적층화를 허락합니다.

패키지 (720㎛)의 두께는 현재 8 층 고대역폭 Memory-2 (HBM2) 제품으로서 똑같이 유지됩니다.

이것은 그들의 시스템 구성 설계를 바꾸어야 하는 것 없이 더 높은 성능 캐패시티로 고객들 출시 차세대, 고성능 제품을 도울 것입니다.

게다가 3D 실장 기술은 또한 의미 심장하게 더 빠른 속도와 더 낮은 소비 전력의 결과를 초래한 현재 현존하는 와이어 본딩 기술 보다 칩 사이에 더 부족한 데이터 전송 구간을 특징으로 합니다.

"moore의 법칙 크기 조정이 그것의 한계에 이른 것처럼, 3D TSV 기술의 역할이 심지어 더욱 비판적이게 될 것으로 예상된다"고 삼성의 홍주 백이 말합니다.

8부터 12까지 스택 계층의 수치를 증가시킴으로써, 삼성은 곧 오늘 시장에서 3 번 8GB 고대역폭 메모리의 용량을 제공하는 24GB HBM을 대량 생산할 수 있을 것입니다.